

УДК 621.3

URL: https://ptsj.bmstu.ru/catalog/icec/inf_tech/1052.html

ПРОТОТИПИРОВАНИЕ СМЕШАННЫХ АНАЛОГОВО-ЦИФРОВЫХ СИСТЕМ НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМАХ

Г.А. Макаров

makgrig.2001@gmail.com

МГТУ им. Н.Э. Баумана, Москва, Российская Федерация

Исследовательская работа посвящена рассмотрению основных областей применения программируемых логических интегральных схем (ПЛИС), способов прототипирования и отладки процессоров на ПЛИС, методов прототипирования смешанных аналогово-цифровых систем на ПЛИС, выбору оптимального метода и применению его на примере выбранной аналоговой микросхемы. Проанализированы способы прототипирования процессоров на ПЛИС и способы прототипирования аналоговых элементов на ПЛИС. В качестве примера прототипирования аналоговых элементов на ПЛИС была выбрана система «Датчик температуры — аналогово-цифровой преобразователь — ПЛИС». Для реализации этой системы были рассмотрены микросхемы, включающие датчик температуры и аналогово-цифрового преобразователя, а также отладочные платы с ПЛИС разных производителей. Был разработан и реализован способ подключения к ПЛИС аналоговой микросхемы с датчиком температуры.

Ключевые слова: программируемые логические интегральные схемы, процессор, аналоговые системы, цифровые системы, прототипирование, программирование

Введение. Вторая половина XX века ознаменовалась возникновением и бурным развитием электроники и микроэлектроники, а переход к XXI веку — наноэлектроники. Основное направление развития современной наноэлектроники — кремниевые планарные технологии создания интегральных схем все большей степени интеграции. Именно количественные характеристики сложности создаваемых интегральных схем делают возможным качественно новые применения интегральной электроники. На различных этапах роста степени интеграции цифровых схем использовались различные структурные решения для реализации цифровых систем. Для проектирования и подготовки производства микросхем по планарной интегральной технологии требуются большие временные затраты, поэтому такая технология наиболее экономически эффективна при больших объемах выпуска.

При создании многих цифровых систем к универсальной однокристалльной ЭВМ необходимо добавлять дополнительные элементы, например, аналогово-цифровые и цифроаналоговые преобразователи (АЦП и ЦАП), не совсем

типовые интерфейсы ввода-вывода, сопроцессоры. Развитие вычислительной техники требовало создания в интегральном исполнении многопроцессорных систем различной конфигурации, включающих специализированные процессоры (RISC-процессоры, процессоры для обработки сигналов, процессоры на основе модулярной арифметики). Развитие кремниевой планарной технологии позволяло размещать на кристалле все больше и больше компонентов, что давало возможность при проектировании систем интегрировать в один кристалл все больше блоков систем управления. Это привело к появлению и широкому распространению заказных специализированных интегральных схем, проектируемых и изготавливаемых для конкретного применения в конкретных объектах. Заранее известные алгоритмы обработки информации, фиксированный набор датчиков и объектов регулирования, известные требования к быстродействию и надежности позволяют спроектировать заказную интегральную схему, оптимально удовлетворяющую заданным требованиям.

К сожалению, оптимальность заказной схемы для конкретной задачи ограничивает тираж такой схемы. Если в автомобильной электронике объемы выпуска изделий (автомобилей) определенных моделей велики и позволяют применять именно заказные интегральные схемы, то для инновационной установки, изготавливаемой в малом количестве экземпляров, стоимость заказных интегральных схем существенно возрастает. Кроме того, процесс проектирования, подготовки производства и аттестации каждой новой схемы занимает значительное время, что в случае применения в быстро развивающихся отраслях промышленности неприемлемо. Изготовление же системы управления оборудованием на серийных интегральных схемах невысокой степени интеграции снижает быстродействие и надежность, повышает габариты и потребляемую мощность.

Для разрешения этого противоречия был использован подход, сочетающий неизменность технологического процесса и топологии основных слоев планарной технологии, но позволяющий гибко подстраивать интегральную схему под конкретное применение. Этот подход был реализован с помощью программируемых логических интегральных схем (ПЛИС) [1]. Основой ПЛИС служит матрица цифровых ячеек, логические функции которых могут быть запрограммированы любым образом, в каждой ячейке имеются также триггерные запоминающие элементы. Различные соединения таких ячеек позволяют реализовать любой алгоритм цифровой обработки информации.

Важное преимущество ПЛИС — быстрая реализация цифрового алгоритма функционирования аппаратуры в кремнии, другое преимущество — возможность «на лету» изменять логику работы схемы, записав новую программу в конфигурационную память ПЛИС непосредственно перед началом функциониро-

вания устройства или системы. Более того, существуют проекты, предусматривающие дистанционное перепрограммирование работающего оборудования при изменении окружающей среды, что приводит к существенному изменению перечня решаемых системой задач. В российских условиях необходима широкая номенклатура интегральных схем при небольших объемах их потребления. В связи с этим при решении задачи импортозамещения электронной компонентной базы создаваемой аппаратуры целесообразно использовать программируемые логические интегральные схемы (ПЛИС). Кроме того, разработчики цифровой аппаратуры используют ПЛИС в том числе из-за удобства их применения, так как при отладке сложной аппаратуры разработчик может многократно менять ее конфигурацию, перепрограммируя ПЛИС [2, 3].

Существует несколько основных классов архитектуры ПЛИС:

- CPU (центральное процессорное устройство) представляет собой, как правило, процессор с универсальной системой команд. Для CPU характерны наиболее широкие возможности по реализации алгоритмов, однако универсальный характер архитектуры обуславливает и функциональную избыточность [4];

- GPU (графическое процессорное устройство) представляет собой показательный пример применения подхода, когда возможности одного вычислительного узла существенно сокращаются, чтобы в полной мере соответствовать требованиям определенного класса задач. Уменьшение площади одного узла позволяет разместить на кристалле больше таких узлов, что хорошо видно на примере современных GPU;

- FPGA (Field-Programmable Gate Array) — это наиболее распространенная сегодня архитектура ПЛИС, состоящая из матрицы реконфигурируемых логических ячеек (с добавлениями аппаратных компонентов статической памяти и умножителей). По сравнению с GPU размер ячейки еще меньше, что позволяет конфигурировать цифровые устройства вплоть до отдельных триггеров. На практике это означает возможность реализации на базе FPGA произвольной цифровой схемы [5].

ПЛИС широко применяются для решения задач цифровой обработки сигналов, реализации требовательных интерфейсов, обработки сетевых трафиков, прототипирования и отладки процессоров. Проектирование микропроцессоров — важный этап в прототипировании будущих процессоров перед их запуском в серийное производство. На этом этапе можно вносить исправления в готовый кристалл процессора на аппаратном уровне. Также есть возможность обнаружить недостатки, не поддающиеся выявлению в обычных интегральных схемах, на которых реализуется серийный образец процессора или другое сложное цифровое устройство. Достаточно часто возникают случаи, когда необходимо передавать, принимать или обрабатывать

аналоговые сигналы, например, при работе с аудиосистемами или различными датчиками. В таких случаях возникает проблема, обусловленная различием свойств аналоговых и цифровых сигналов.

Целью работы является исследование возможности прототипирования процессоров с использованием ПЛИС, изучение методов прототипирования смешанных аналогово-цифровых систем и реализация подключения к ПЛИС аналоговой микросхемы датчика температуры.

Анализ способов применения ПЛИС. ПЛИС нашли свое применение в нескольких областях. Так, они получили широкое распространение в качестве реконфигурируемых вычислительных элементов. Преимущества такого применения ПЛИС очевидны: низкая стоимость, высокая степень реконфигурации, короткое время разработки. Действительно, современные ПЛИС могут реализовывать чрезвычайно широкий спектр приложений (функции объединенной логики, процессоры, сопроцессоры и др.) благодаря своей универсальной архитектуре: современные ПЛИС содержат большое количество очень простых базовых ячеек [6].

ПЛИС также применяют для обработки трафика сетей в реальном масштабе-времени (PB) в задачах обеспечения информационной безопасности и QoS/QoE. Платформы, основанные на ПЛИС, имеют возможность с помощью средств разработки реализовывать произвольные алгоритмы обработки пакетов (в отличие от SmartNIC, которые помимо ограниченного набора функций и приложений используют проприетарные закрытые технологии и мало подходят в качестве исследовательской платформы) [7, 8].

Еще одно важное направление применения ПЛИС — проектирование микропроцессоров на основе интегральных схем с программируемой логикой, что служит важным этапом в прототипировании будущих процессоров перед их запуском в серийное производство. Кристаллы ПЛИС обладают высокой производительностью, компактностью, энергоэффективностью, благодаря чему используются не только при проектировании и создании высокопроизводительных систем, но и в малогабаритных устройствах для промышленного, бытового и военного назначения.

Возможность изменения структуры логических ячеек позволяет конфигурировать их под решения конкретно заданных задач, на базе которых можно строить микропроцессоры с разнообразной архитектурой и микроархитектурой [9]. Под этим этапом подразумевается отладка будущей модели процессора и его функциональных блоков на кристалле ПЛИС. В случае пренебрежении данным этапом цена ошибки будет очень велика, поскольку невозможность внести исправления в готовый кристалл процессора на аппаратном уровне приведет к финансовым потерям или неработающей,

небезопасной системе. Примером служат аппаратные уязвимости, обнаруженные в архитектурах и микроархитектурах процессоров ARM, Intel, AMD и других уже после их изготовления и ввода в эксплуатацию. Именно тестирование в процессе проектирования на отладочных платах с программируемой логикой позволяет обнаружить недостатки, не выявляемые в обычных интегральных схемах, на которых реализуется серийный образец процессора или другое сложное цифровое устройство [10].

Анализ способов прототипирования аналоговых сигналов на ПЛИС.

Необходимо учесть, что данное направление имеет ряд ограничений, например трудности с прототипированием аналоговых сигналов. Для решения этой проблемы существует несколько методов. Перечислим их ниже.

1. Для моделирования аналогового блока можно использовать микросхемы, осуществляющие аналогичный функционал со сходными характеристиками, которые требуются от разрабатываемой микросхемы в техническом задании. При этом, конечно, необходимо учитывать, что характеристики микросхем могут не полностью совпадать с требуемыми. Особенно опасной кажется ситуация, когда характеристики выбранного аналогового блока оказываются значительно лучше характеристик, достижимых на практике в составе комплексной микросхемы, что дает избыточно оптимистичные оценки при прототипировании.

2. Компания Actel предлагает конфигурируемые блоки AFE (analog front end — аналоговые внешние интерфейсные аппаратные средства) семейства ПЛИС под маркой Fusion. Эта компания поддерживает конфигурацию своих программируемых аналоговых блоков, но также скептически оценивает потребность пользователя осуществлять моделирование на уровне платы. Эта компания предоставляет на уровне интегральных схем средство генерации аналогового сигнала, который после прохождения через модуль АЦП преобразуется в цифровой сигнал, использующийся в симуляции логики ПЛИС с помощью системы ModelSim компании Mentor Graphics. Однако топология блоков AFE достаточно жесткая. Пользователи зачастую преждевременно стремятся определить потребности системы в разрешении, частоте выборки и т. д. — сначала следует сконфигурировать AFE-блоки, а затем их использовать. Можно запросить аналоговые узлы в блоках AFE и анализировать цифровые сигналы в той части кристалла, где находится ПЛИС, с помощью встроенного логического анализатора САПР Synplicity. Таким образом, разработчики, как правило, не анализируют блоки AFE с помощью средств моделирования, ограничиваясь симуляцией цифровой логики.

3. Еще один взгляд на решение этого вопроса предлагает компания Cypress Semiconductor, чьи программируемые системы на кристалле (pro-

grammable systems on chips — pSOC, СнК) имеют относительно хорошо конфигурируемый массив аналоговых компонентов, тесно связанный с массивом цифровых стандартных блоков и ядром микроконтроллера. Стандартное назначение архитектуры Cypress отражает метафору языка высокого уровня и маршрут проектирования «синтез-моделирование». Однако эта компания выбрала другое направление. Cypress предлагает каталог пользовательских модулей — конфигурируемых частей аналогового массива на кристалле. Для пользователя они представляют собой стандартные аналоговые компоненты. Разработчик составляет схему аналоговой части своего проекта с помощью данных модулей и переходит от этой схемы к монтажной плате с помощью макета программируемой СнК компании Cypress [11].

Можно рассмотреть пример прототипирования интегрированного датчика температуры с использованием элементной базы, доступной на рынке.

Материалы и методы. Основными методами данной работы являются анализ имеющихся технологий, изучение документации на применяемые устройства, симуляция проекта в среде Icarus Verilog и изучение результатов в среде GTKWave.

В целях определения фактических параметров системы «датчик температуры — АЦП — ПЛИС» и возможности ее воспроизведения была показана необходимость выбора датчика температуры и отладочной платы на основе ПЛИС, создания структурной и принципиальной схем устройства и моделирования работы системы.

В целях проверки методики подключения аналогового сигнала к цифровому входу ПЛИС была выбрана микросхема, включающая в себя датчик температуры с аналоговым сигналом, АЦП, преобразующий аналоговый сигнал в цифровой, и блок управления входом и выходом и распознавания входного сигнала.

Для проведения эксперимента были рассмотрены датчики MAX31722MUA+T, LM74CIMX-5/NOPB, LM71CIMF/NOPB. Из них был выбран датчик MAX31722MUA+T благодаря удобству моделирования его работы. Функциональная диаграмма данного датчика представлена на рис. 1.

Временная диаграмма передачи данных по протоколу SPI данного датчика представлена на рис. 2.

При проведении эксперимента также были рассмотрены следующие отладочные платы на основе ПЛИС: DK-DEV-10M50-A MAX 10, CPLD EPM240 max II (тип 1), Spartan-6 LXT XC6SLX150T-2FG676C. Основными критериями включения в исследование были возможность подключения по протоколу SPI, наличие удобной среды разработки и стоимость. По рассматриваемым параметрам самым оптимальным вариантом оказалась отладочная плата Spartan-6 LXT XC6SLX150T-2FG676C.





Рис. 1. Функциональная диаграмма датчика MAX31722MUA+T:

PRECISION REFERENCE — точная привязка; I/O CONTROL AND INPUT SENSE — управление вводом выводом и входной контроль; OVERSAMPLING MODULATOR — модулятор с избыточной дискретизацией; CONFIGURATION/STATUS REGISTER — регистрации конфигурации/состояния; TEMPERATURE REGISTER — регистр температуры; Thigh AND Tlow REGISTERS — регистры низкой и высокой температур; DIGITAL DECIMATOR — цифровой дециматор; THERMOSTAT COMPARATOR — компаратор термостата; Vdd — питание; SDI, SDO, SCLK, CE — сигналы протокола SPI; SERMODE — сигнал выбора режима работы; GND — «земля»



NOTE: SCLK CAN BE EITHER POLARITY, TIMING SHOWN FOR CPOL = 1.

Рис. 2. Временная диаграмма передачи данных по протоколу SPI датчика MAX31722MUA+T:

tCWH (CE inactive time) — время, когда сигнал CE неактивен; tCC (CE to sclk setup) — время установки сигнала SCLK после установив CE; tCL (SCLK low time) — время, когда сигнал SCLK имеет низкий логический уровень; tR (SCLK rise) — время перехода сигнала SCLK с низкого на высокий логический уровень; tF (SCLK fall) — время перехода сигнала SCLK с высокого на низкий логический уровень; tCCH (SCLK to CE hold) — время после последнего такта сигнала SCLK перед установкой CE; tDC (data to clk setup) — время после установки бита данных перед передним фронтом сигнала SCLK; tCDH (sclk to data hold) — время удержания бита данных перед задним фронтом сигнала SCLK; tCH (SCLK high time) — время, когда сигнал SCLK имеет высокий логический уровень; A7:A0 — адресный байт, D7:D0 — байт данных

Результаты эксперимента. С помощью языка описания аппаратуры Verilog было проведено моделирование приема данных ПЛИС по протоколу SPI от микросхемы, передающей преобразованные с помощью АЦП данные о температуре. Результаты моделирования приема данных представлены на рис. 3.




Рис. 3. Результаты моделирования приема данных по протоколу SPI

В данном алгоритме чтение данных реализовано следующим образом: исходная последовательность битов, например 11010, передается побитово на регистр sdo способом стека, т. е. значение регистра sdo будет 01011. Далее, при чтении данных в регистр temp, последовательность битов снова примет вид 11010. В данном случае регистр temp содержит адресный байт данных и два байта информации, кодирующей значение температуры. Если преобразовать вид регистра temp и рассмотреть значения его битов, то будет наглядно видно его значение, равное 100000000111110100000000, где 10000000 — адресный байт, 0111110100000000 — значение температуры, равное +125 °С, с разрешением 0,5 °С. Значения битов регистра temp представлены на рис. 4.

Обсуждение полученных результатов. По результатам моделирования видно, что возможно реализовать прием и расшифровку данных, переданных по протоколу SPI. Данный протокол имеет ряд таких преимуществ, как высокая пропускная способность, отсутствие ограничения на длину пакета дан-

ных, простота аппаратной реализации. Таким образом, одним из способов работы с аналоговыми сигналами являются АЦП, с помощью которых можно представить аналоговый сигнал как последовательность битов, и далее передавать и обрабатывать уже полученную последовательность.




Рис. 4. Значения битов регистра temp

Проведенные изыскания показали возможность реализации приема данных по интерфейсу SPI, переданных микросхемой со встроенным датчиком температуры. На рынке доступны готовые микросхемы с встроенными датчиком температуры, АЦП и с возможностью передачи данных по интерфейсу SPI. В документации на такие микросхемы есть информация о том, какая последовательность битов какой температуре соответствует; также можно передавать значения температуры с различным разрешением. Таким образом, имея доступ к документации на микросхему и правильно приняв данные, можно однозначно определить значение температуры с заданным разрешением, полученное встроенным в микросхему датчиком температуры, после чего использовать это значение для решения поставленной задачи.

Отметим, что при прототипировании смешанных аналогово-цифровых систем можно также применять микросхемы, осуществляющие аналогичный функционал со сходными характеристиками, которые требуются от разрабатываемой микросхемы в техническом задании; конфигурируемые блоки AFE (analog front end — аналоговые внешние интерфейсные аппаратные средства); относительно хорошо конфигурируемые массивы аналоговых компонентов, тесно связанные с массивом цифровых стандартных блоков и ядром микроконтроллера.

Заключение. В процессе работы была изучена информация о преимуществах ПЛИС, рассмотрены классы архитектуры ПЛИС, проанализированы области, в которых применяются ПЛИС, рассмотрены способы прототипирования аналоговых сигналов на ПЛИС и реализован прием данных по интерфейсу SPI и их расшифровка, что является важным этапом в работе с аналоговыми сигналами на ПЛИС.

Дальнейшие исследования могут быть направлены на оптимизацию алгоритма передачи данных и реализацию других подходов, а также на более глубокое моделирование работы микросхемы датчика температуры.

Литература

- [1] Красников Г.Я., Панасенко П.В., Волосов В.А., Щербаков Н.А. Тенденции развития технологии сложнофункциональной гетерогенной ЭКБ. *Электронная компонентная база и микро электронные модули. Микроэлектроника-2018. 4-я Междунар. науч. конф.: сб. тез.* Москва, АО РИЦ Техносфера, 2018, с. 341–344.
- [2] Эннс В.И. Проектирование специализированных гетерогенных ПЛИС с использованием программного прототипирования. *Проблемы разработки перспективных микро- и наноэлектронных систем*, 2021, № 4, с. 22–26.
- [3] Эннс В.И. СнК, БМК или ПЛИС: выбор варианта исполнения цифровой интегральной схемы. *Компоненты и технологии*, 2018, № 4, с. 100–102.
- [4] Hennesy J., Patterson D. A New Golden Age for Computer Architecture. *Communications of the ACM*, 2018, vol 62, no. 2, pp. 48–60.
<https://doi.org/10.1145/3282307>
- [5] Тарасов И. Архитектура и области применения ПЛИС Xilinx Versal. *Электроника*, 2021, № 10, с. 136–140.
<https://doi.org/10.22184/1992-4178.2021.211.10.136.140>
- [6] Kuknot G.M., Kraljić I.C., Skrot J., Zavidovique B. A Reconfigurable Compute Engine for Real-Time Vision Automata Prototyping. *Proceedings of IEEE Workshop on FPGA's for Custom Computing Machines*, Napa Valley, CA, USA, 1994.
<https://doi.org/10.1109/FPGA.1994.315605>

- [7] «Облачная матрица» Pluribus заработала на «процессорах данных» Nvidia. *Открытые системы*. СУБД, 2022, № 2. URL: <https://www.osp.ru/os/2022/02/13056199> (дата обращения 15.11.2024).
- [8] *SoCs with Hardware and Software Programmability*. URL: <https://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html> (accessed October 15, 2024).
- [9] Юрлин С.В., Бычков И.Н. Прототипирование на основе ПЛИС для верификации многоядерных микропроцессоров. *Проблемы разработки перспективных микро- и наноэлектронных систем*, 2014, № 4, с. 45–50.
- [10] Царинжапов А.А., Кошевенко А.В. Разработка и отладка модели микропроцессора архитектуры MIPS и ее реализация на программируемых логических интегральных схемах (ПЛИС). *Инженерный вестник Дона*, 2018, № 2 (49). URL: ivdon.ru/ru/magazine/archive/n2y2018/5019 (дата обращения 15.11.2024).
- [11] Уилсон Р. Создание аналоговой системы с помощью программируемых кристаллов. *EDN*, 2010. URL: https://russianelectronics.ru/files/50531/EK2010_03_48-51.pdf (дата обращения 15.11.2024).

Поступила в редакцию 26.12.2024

Макаров Григорий Алексеевич — студент кафедры «Проектирование и технология производства электронной аппаратуры» МГТУ им. Н.Э. Баумана, Москва, Российская Федерация.

Научный руководитель — Орлов Андрей Олегович, кандидат технических наук, кафедра «Проектирование и технология производства электронной аппаратуры» МГТУ им. Н.Э. Баумана, Москва, Российская Федерация.

Ссылку на эту статью просим оформлять следующим образом:

Макаров Г.А. Прототипирование смешанных аналогово-цифровых систем на программируемых логических интегральных схемах. *Политехнический молодежный журнал*, 2025, № 3 (98). URL: https://ptsj.bmstu.ru/icec/inf_tech/1052.html

PROTOTYPING OF MIXED ANALOG-DIGITAL FPGA SYSTEMS

G.A. Makarov

makgrig.2001@gmail.com

Bauman Moscow State Technical University, Moscow, Russian Federation

The research paper is devoted to the consideration of the main areas of application of programmable logic integrated circuits (FPGAs), methods of prototyping and debugging processors on FPGAs, methods of prototyping mixed analog-digital systems on FPGAs, choosing the optimal method and applying it using the example of the selected analog microcircuit. The methods of prototyping processors on FPGAs and methods of prototyping analog elements on FPGAs are analyzed. As an example of prototyping analog elements on an FPGA, the "Temperature sensor — analog-digital converter — FPGA" system was selected. To implement this system, microcircuits were considered, including a temperature sensor and an ADC, as well as debugging boards with FPGAs from different manufacturers. A method for connecting an analog microcircuit with a temperature sensor to an FPGA has been developed and implemented.

Keywords: programmable logic integrated circuits, processor, analog systems, digital systems, prototyping, programming

Received 26.12.2024

Makarov G.A. — Student of Department of Design and Technology of Production of Electronic Equipment, Bauman Moscow State Technical University, Moscow, Russian Federation.

Scientific advisor — Orlov A.O., Ph. D. (Eng.), Department of Design and Technology of Production of Electronic Equipment, Bauman Moscow State Technical University, Moscow, Russian Federation.

Please cite this article in English as:

Makarov G.A. Prototyping of mixed analog-digital systems on FPGA systems. *Politekhnicheskiiy molodezhnyy zhurnal*, 2025, no. 3 (98). (In Russ.). URL: https://ptsj.bmstu.ru/icec/inf_tech/1052.html