Вычислитель хеш-функции SHA-256

Авторы: Астахов С.В., Вариханов Д.И.
Опубликовано в выпуске: #8(85)/2023
DOI: 10.18698/2541-8009-2023-8-924
Раздел: Информатика, вычислительная техника и управление | Рубрика: Автоматизация и управление технологическими процессами и производствами
Ключевые слова: SHA-256, хеш-функция, ПЛИС, FPGA, вычислитель, Verilog, Xilinx, цифровая схемотехника
Опубликовано: 27.08.2023

Представлен проект устройства, выполняющего расчет внутреннего цикла алгоритма хеширования SHA-256. Устройство позволяет рассчитывать внутренний цикл алгоритма SHA-256 в соответствии со стандартом Secure Hash Standard. Хеш-функции, в том числе SHA-256, применяются главным образом для вычисления контрольных сумм, работы с электронной подписью и построения уникальных идентификаторов для наборов данных. Широкое применение хеш-функций в современных информационных системах обусловливает актуальность работы. При проектировании проведен анализ объекта разработки на функциональном уровне, разработана функциональная схема устройства, подготовлено описание устройства на языке Verilog, выполнен синтез RTL-схемы устройства.

Литература

[1] Hashimoto Y., Noda S. Pricing of Mining ASIC and Its Implication to the High Volatility of Cryptocurrency Prices. Social Science Research Network. URL: https://papers.ssrn.com/sol3/papers.cfm?abstract_id=3368286 (дата обращения 08.04.2019).

[2] Dang Q.H. Secure Hash Standard (SHS). Gaithersburg, National Institute of Standards and Technology, 2015, 36 p. https://doi.org/10.6028/NIST.FIPS.180-4

[3] Семашко А.В., Кулаков А.В. Криптографическая хеш-функция. Информационные системы и технологии. Матер. докл. XXIV Междунар. науч.-технич. конф., посв. 100-летию Нижегородской радиолаборатории: сб. тр. Нижний Новгород, НГТУ, 2018, с. 534–538.

[4] Eastlake D., Hansen T. RFC 4634, US Secure Hash Algorithms. New Jersey, AT&T Labs, 2006, 108 p.

[5] Попов А.Ю. Проектирование цифровых устройств с использованием ПЛИС. Москва, МГТУ им. Н.Э. Баумана, 2009, 79 с.

[6] Уилкинсон Б. Основы проектирования цифровых схем. Москва, Вильямс, 2004, 320 с.

[7] Cong J., Liu B., Neuendorffer S., Noguera J., Vissers K., Zhang Z. High-level synthesis for FPGAs: from prototyping to deployment. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2011, vol. 30 (4), pp. 473–491. https://doi.org/10.1109/TCAD.2011.2110592

[8] Spear C. System Verilog for verification. Marlboro, Springer Science, 2008, 425 p.

[9] Разбираем каждый шаг хэш-алгоритма SHA-256. URL: https://habr.com/ru/companies/selectel/articles/530262/ (дата обращения 16.06.2023).

[10] Forster K., Mull A., Doehla S., Gerhaeuzer K., Heuberger A. Vorrichtung und Verfahren zur Ubertragung einer Mehrzahl von Informationssignalen in einem flexiblen Zeitmultiplex. Patent no. EP2230784A1, Deutschland, H04J 3/16, 2009, 24 p.